ウェスト&ハリス CMOS VLSI 回路設計  応用編

ウェスト&ハリス CMOS VLSI 回路設計 応用編

原書名 CMOS VLSI DESIGN: A Circuits and Systems Perspective Fourth Edition
著者名 宇佐美 公良 監訳
池田 誠 監訳
小林 和淑 監訳
発行元 丸善出版
発行年月日 2014年01月
判型 A5 210×148
ページ数 688ページ
ISBN 978-4-621-08720-6
Cコード 3055
ジャンル 電気・電子・情報工学 >  電子・通信 >  半導体・電子回路

内容紹介

基礎的な原理の説明から、原理の応用、先端の設計事例にいたるまで、体系的に解説されたこの分野のバイブル。本書(第4版)ではナノメータ時代の設計技術に関する内容が充実。素子の微細化がLSI設計に与える課題として、素子の性能ばらつき、消費電力の増大、信号線および電源線のノイズ、クロック信号に関する設計を取り上げ、また65ナノメータの製造プロセスを使用した場合の例題を数多く示し、あらゆる読者のニーズに応えた内容。

目次

第9章 組合せ論理回路の設計
 9.1 はじめに
 9.2 回路ファミリ
 9.3 回路の注意点
 9.4 追加の回路ファミリ
 9.5 SOI回路設計
 9.6 サブスレッショルド回路設計
 9.7 思わぬ落とし穴と誤った考え
 9.8 歴史に学ぶ
第10章 順序回路設計
 10.1 はじめに
 10.2 スタティック回路の順序制御
 10.3 ラッチとフリップフロップの回路設計
 10.4 スタティック順序制御要素方法論
 10.5 ダイナミック回路の順序制御
 10.6 同期化回路
 10.7 ウェーブパイプライン
 10.8 思わぬ落とし穴と誤った考え
 10.9 事例:Pentium4とItanium2での順序制御方法論 
第11章 データパスのサブシステム
 11.1 はじめに
 11.2 加算/減算
 11.3 1/0検出器
 11.4 比較器
 11.5 カウンタ
 11.6 ブール論理演算
 11.7 符号化
 11.8 シフタ
 11.9 乗算
 11.10 並列プレフィックス計算
 11.11 思わぬ落とし穴と誤った考え 
第12章 アレイサブシステム
 12.1 はじめに
 12.2 SRAM
 12.3 DRAM
 12.4 リードオンメモリ(ROM)
 12.5 シリアルアクセスメモリ
 12.6 コンテントアドレサブルメモリ
 12.7 プログラマブルロジックアレイ
 12.8 信頼性の高いメモリ構造 
 12.9 歴史に学ぶ
第13章 パッケージ,電源分配,クロック,I/O
 13.1 はじめに
 13.2 パッケージと冷却
 13.3 電源分配
 13.4 クロック
 13.5 PLLおよびDLL
 13.6 I/O
 13.7 高速リンク
 13.8 ランダム回路
 13.9 思わぬ落とし穴と誤った考え 
14. 設計手法とツール
 14.1 導入
 14.2 構造化設計戦略
 14.3 設計手法
 14.4 設計フロー
 14.5 設計の経済学
 14.6 データシートと文書化
 14.7 CMOS物理設計スタイル
第15章 テスト, デバッグ,検証
 15.1 はじめに
 15.2 テスタ,テストフィクスチャ,テストプログラム
 15.3 論理検証の原理
 15.4 シリコンデバッグの原理
 15.5 製造試験の原理
 15.6 テスト容易化設計
 15.7 バウンダリスキャン
 15.8 大学環境でのテスト
 15.9 思わぬ落とし穴と誤った考え
付録 ハードウェア記述言語
 A.1 はじめに
 A.2 組合せ回路 
 A.3 構造モデル
 A.4 順序回路
 A.5 Always/Process文を使った組合せ回路
 A.6 有限状態マシン
 A.7 型の特異性
 A.8 パラメータ化されたモジュール
 A.9 メモリ
 A.10 テストベンチ
 A.11 System Verilogのネットリスト
 A.12 例:MIPSプロセッサ

定価:本体9,000円+税
在庫:お問い合わせください